読者です 読者をやめる 読者になる 読者になる

さわっても熱くない花火

ちょっとした驚きを食べながら生きています

Verilog

32bit LFSRをVerilogで作る

インターンシップの課題で32bit LFSRを書かないといけなくなったので、書いてみました。 たったこの程度のソースコードで作れるなんて良くできた疑似乱数生成器だなぁーまぁ周期が短いし相関が大きいけど。 module lfsr(clk,seed,reseed,out); input reseed,…